#### First Hit

#### **End of Result Set**



L3: Entry 1 of 2

File: JPAB

Jul 2, 1999

PUB-NO: JP411176185A

DOCUMENT-IDENTIFIER: JP 11176185 A

TITLE: SEMICONDUCTOR STORAGE AND ITS ACCESS METHOD

PUBN-DATE: July 2, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

IWASE, TAIRA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA MICROELECTRONICS CORP TOSHIBA CORP

APPL-NO: JP09335899

APPL-DATE: December 5, 1997

INT-CL (IPC):  $\underline{G11}$   $\underline{C}$   $\underline{17}/\underline{18}$ ;  $\underline{G11}$   $\underline{C}$   $\underline{8}/\underline{04}$ 

#### ABSTRACT:

PROBLEM TO BE SOLVED: To provide a serial-access-type semiconductor storage for reducing the size of a chip and power consumption, and its access method.

SOLUTION: A memory array 20 is divided into a plurality of blocks 20-1 to 20-4, and sense amplifiers 22-1 to 22-4 and shift resistors 23-1 to 23-4 are provided for each block. The data of two cycle are read and transferred to the shift resistor in a first cycle, and next data are read while the data are being read, thus accessing data serially without any restriction of a start address. In is sufficient to provide the number of sense amplifiers being equal to that of blocks, thus greatly reducing the number of the sense amplifiers, the size of a chip, and at the same time power consumption. Also, the layout of the sense amplifiers is not restricted by the pitch of a memory cell, thus facilitation the layout of the sense amplifiers even when the size of the memory cell is reduced.

COPYRIGHT: (C) 1999, JPO

#### (19) 日本国特許庁(J P)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平11-176185

(43)公開日 平成11年(1999)7月2日

(51) Int.CL\*

G11C 17/18 8/04 識別記号

FI G11C 17/00

306

8/04

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出願番号

特顯平9-335899

(22)出願日

平成9年(1997)12月5日

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(71)出廣人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 岩瀬 平

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内


(74)代理人 弁理士 鈴江 武彦 (外6名)

## (54) 【発明の名称】 半導体記憶装置及びそのアクセス方法

#### (57)【要約】

【課題】チップサイズの縮小と消費電力の削減が図れる シリアルアクセス型の半導体記憶装置及びそのアクセス 方法を提供することを目的としている。

【解決手段】メモリセルアレイ20を複数のブロック2 0-1~20-4に分割し、各ブロック毎にセンスアン ア22-1~22-4とシフトレジスタ23-1~23 -4を設けている。最初のサイクルに2回分のデータを 読み出してシフトレジスタに転送し、それを出力してい る間に次のデータを読み出すことにより、スタートアド レスの制約なくシリアルにアクセスすることを特徴とし ている。センスアンプをブロックの数だけ設ければよい ので、センスアンプの数を大幅に削減でき、チップサイ ズを小さくできるとともに消費電力も削減できる。ま た、センスアンプのレイアウトがメモリセルのピッチに 制約されることがないので、メモリセルサイズを縮小化 してもセンスアンプのレイアウトを容易化できる。



#### 【特許請求の範囲】

【請求項1】 メモリセルアレイに記憶されたデータを シリアルに読み出す半導体記憶装置において、

前記メモリセルアレイを複数のブロックに分割し、前記各プロック中の複数のカラムでセンスアンプを共用し、前記各センスアンプの出力をシフトレジスタに供給し、最初のロウ、カラムアクセスサイクル中にロウ、カラムアクセスを行って、メモリセルからの読み出しデータをブロック毎に前記各シフトレジスタに転送した後、カラムアドレスをインクリメントしてカラムアクセスを行い、この動作を1回または1回以上行うことにより、センスアンプの数の複数倍のデータを読み出し、パイプライン動作させることにより連続してシリアルに出力することを特徴とする半導体記憶装置。

【請求項2】 n (nは2以上の整数)個のブロックに 分割されたメモリセルアレイと、

前記各ブロックに対応して設けられたn個のカラムセレクタと

前記各ブロックに対応して設けられ、前記カラムセレク タで選択されたカラムのデータが供給されるn個のセン 20 スアンプと、

前記各ブロックに対応して設けられ、前記各センスアン プの出力がそれぞれ入力されるn個のシフトレジスタ と

前記各ブロックに対応して設けられ、前記各シフトレジ スタの出力がそれぞれ供給されるn個の出力切換回路 と、

前記出力切換回路の出力が供給される出力バッファと、 データの読み出しを開始するブロックを指示するための 第1のカラムアドレス信号が初期値としてセットされ、 アドレスラッチイネーブル信号に応答してタイミング信 号を計数する第1のカラムアドレスカウンタと、

前記第1のカラムアドレスカウンタの計数値をデコード して前記出力切換回路を制御する第1のカラムデコーダ と、

第2のカラムアドレス信号が初期値としてセットされ、 アドレスラッチイネーブル信号に応答してリード信号を 計数する第2のカラムアドレスカウンタと、

前記第2のカラムアドレスカウンタの計数値をデコード して前記カラムセレクタを制御する第2のカラムデコー ダと、

ロウアドレス信号をデコードして前記メモリセルアレイ 中のn個のブロックに供給するロウデコーダとを具備 し、 前記n個のブロック中の前記カラムセレクタで選択したメモリセルから読み出したデータを前記センスアンプを介して前記シフトレジスタに転送した後、前記第2のカラムアドレスカウンタをインクリメントし、前記第2のカラムデコーダでカラムアクセスを行い、この動作を1回または1回以上行うことにより、nの複数倍の個数のデータを読み出してパイプライン動作させることによりシリアルアクセスを行うことを特徴とする半導体記憶装置。

10 【請求項3】 メモリセルアレイに記憶されたデータを シリアルに読み出す半導体記憶装置のアクセス方法にお

最初のロウ、カラムアクセスサイクル中に第1のロウ、 カラムアクセスを行うステップと、

前記第1のロウ、カラムアクセスで読み出したデータを 増幅してシフトレジスタに転送するステップと、

カラムアドレスをインクリメントするステップと、 前記インクリメントしたカラムアドレスで第2のカラム アクセスを行うことにより、センスアンプの数の複数倍 のデータを読み出すステップとを具備し、

前記センスアンプの複数倍の数のデータをパイプライン 動作させつつシリアルアクセスを行うことを特徴とする 半導体記憶装置のアクセス方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は半導体記憶装置及 びそのアクセス方法に関し、特にシリアルアクセスを行 うメモリに使用されるものである。

#### [0002]

(従来の技術) 従来から安価な半導体記憶装置としてシリアルアクセスメモリが製造されている。図10は、この種の半導体記憶装置の一例として、シリアルアクセス型のマスクROMにおけるメモリセルのアクセスに関係する回路を抽出して示す回路図である。図10において、11はメモリセルアレイ、MC, MC, …はメモリセル、12, 12, …はセンスアンプ(S/A)、13はロウデコーダ、14はカラムデコーダ、15はカラムアドレスカウンタ、16, 16, …はカラム選択トランジスタ、17は出力バッファ、WL, WL, …はワードの線、BL, BL, …はビット線である。

【0003】図11は、上記図10に示したマスクRO Mの読み出し動作を概略的に示すタイミングチャートである。アドレス入力AIN(ロウアドレス信号RAdd及 びカラムアドレス信号CAdd)は、アドレスラッチイネーブル信号ALEのダウンエッジに応答してカラムアドレスカウンタ15とロウデコーダ13にそれぞれ供給される。ロウアドレス信号RAddはロウデコーダ13でデコードされ、このデコード出力によってワード線WL、WL、…が選択的に駆動される。上記ワード線W

50 L, WL, …にはメモリセルMC, MC, …が行毎に接

続されており、上記ロウデコーダ13によってメモリセルアレイ11中のメモリセルMC, MC, …の行が選択される。各メモリセルMC, MC, …には、MOSトランジスタの有無、MOSトランジスタがデブレッション型かエンハンスメント型か、及びコンタクトホールの有無等を記憶情報の"O","1"に対応させ、製造工程の途中でフォトマスクを用いてデータが書き込まれている

【0004】 カラムアドレス信号CAd dはカラムアド レスカウンタ15に初期値としてセットされ、このカウ 10 ンタ15のカウント値がカラムデコーダ14に供給され てデコードされる。ロウデコーダ13によってワード線 WLが選択された後、上記カラムアドレスカウンタ15 は、リード信号/RD("/" は反転信号、すなわちバ ーを意味する)に同期してカウントアップ動作を行う。 上記カラムデコーダ14のデコード出力は、カラム選択 トランジスタ16,16,…のゲートに供給され、これ らトランジスタ16、16、…を順次オン/オフ制御す る。上記ロウデコーダ13によって駆動されたワード線 WLに接続されている1行のメモリセルMC, MC, … 20 の記憶データはそれぞれビット線BL, BL, …上に読 み出され、センスアンプ12, 12, …に供給されて増 幅される。 そして、 上記カラムデコーダ 14によって選 択されたカラム選択トランジスタ16を介して出力バッ ファ17に供給され、読み出しデータDour として出力 される。この出力バッファ17は、上記リード信号/R Dによって出力動作が制御されており、この信号/RD に応答してN番地、N+1番地、N+2番地、…の読み 出しデータDour がシリアルに出力される。

【0005】ところで、上述した従来のシリアルアクセスメモリは、センスアンア12,12,…がビット線BL, BL, 毎に設けられており、センスアンアの数が多いため、消費電力が多く、チップサイズも大きくなるという問題がある。しかも、マスクROMのメモリセルMCは1個のトランジスタで構成されているのに対し、各センスアンア12には少なくとも6個のトランジスタが必要であり、メモリセルサイズが小さくなるのに伴ってセンスアンプのレイアウトがメモリセルのビッチに制約されてしまい、センスアンプのレイアウトが非常に困難になる。

#### [0006]

【発明が解決しようとする課題】上記のように従来のシリアルアクセス型の半導体記憶装置は、センスアンプの数が多いため、消費電力が大きく且つチップサイズも大きくなるという問題があった。

【0007】また、メモリセルサイズが小さくなるのに 伴ってセンスアンプのレイアウトが困難になるという問 題があった。この発明は上記のような事情に鑑みてなさ れたもので、その目的とするところは、センスアンプの 数を低減することにより、チップサイズの縮小と消費電 50

4 力の削減が図れるシリアルアクセス型の半導体記憶装置 及びそのアクセス方法を提供することにある。

【0008】また、この発明の他の目的は、センスアン アのレイアウトがメモリセルのピッチによって制約を受けることがなく、メモリセルサイズを縮小してもセンス アンプのレイアウトを容易化できるシリアルアクセス型 の半導体記憶装置及びそのアクセス方法を提供すること にある。

#### [0009]

【課題を解決するための手段】この発明の請求項1に記載した半導体記憶装置は、メモリセルアレイに記憶されたデータをシリアルに読み出す半導体記憶装置において、前記メモリセルアレイを複数のブロックに分割し、前記各ブロック中の複数のカラムでセンスアンプを共用し、前記各センスアンプの出力をシフトレジスタに供給し、最初のロウ、カラムアクセスサイクル中にロウ、カラムアクセスを行って、メモリセルからの読み出しデータをブロック毎に前記各シフトレジスタに転送した後、カラムアドレスをインクリメントしてカラムアクセスを行い、この動作を1回または1回以上行うことにより、センスアンプの数の複数倍のデータを読み出し、パイプライン動作させることにより連続してシリアルに出力することを特徴としている。

【0010】また、この発明の請求項2に記載した半導 体記憶装置は、n (nは2以上の整数)個のブロックに 分割されたメモリセルアレイと、前記各ブロックに対応 して設けられたn個のカラムセレクタと、前記各ブロッ クに対応して設けられ、前記カラムセレクタで選択され たカラムのデータが供給されるn個のセンスアンプと、 前記各ブロックに対応して設けられ、前記各センスアン プの出力がそれぞれ入力されるn個のシフトレジスタ と、前記各ブロックに対応して設けられ、前記各シフト レジスタの出力がそれぞれ供給されるn個の出力切換回 路と、前記出力切換回路の出力が供給される出力バッフ ァと、データの読み出しを開始するブロックを指示する ための第1のカラムアドレス信号が初期値としてセット され、アドレスラッチイネーブル信号に応答してタイミ ング信号を計数する第1のカラムアドレスカウンタと、 前記第1のカラムアドレスカウンタの計数値をデコード して前記出力切換回路を制御する第1のカラムデコーダ と、アドレスラッチイネーブル信号とリード信号が供給 され、前記第1のカラムデコーダによって n 番目のプロ ックが選択されたときに前記シフトレジスタに転送制御 用のタイミング信号を供給するとともに、前記第1のカ ラムアドレスカウンタに計数用のタイミング信号を供給 するタイミング回路と、第2のカラムアドレス信号が初 期値としてセットされ、アドレスラッチイネーブル信号 に応答してリード信号を計数する第2のカラムアドレス カウンタと、前記第2のカラムアドレスカウンタの計数 値をデコードして前記カラムセレクタを制御する第2の カラムデコーダと、ロウアドレス信号をデコードして前記メモリセルアレイ中のn個のブロックに供給するロウデコーダとを具備し、前記n個のブロック中の前記カラムセレクタで選択したメモリセルから読み出したデータを前記センスアンプを介して前記シフトレジスタに転送した後、前記第2のカラムアドレスカウンタをインクリメントし、前記第2のカラムデコーダでカラムアクセスを行い、この動作を1回または1回以上行うことにより、nの複数倍の個数のデータを読み出してパイプライン動作させることによりシリアルアクセスを行うことを10特徴としている。

【0011】更に、この発明の請求項3に記載した半導体記憶装置のアクセス方法は、メモリセルアレイに記憶されたデータをシリアルに読み出す半導体記憶装置のアクセス方法において、最初のロウ、カラムアクセスサイクル中に第1のロウ、カラムアクセスを行うステップと、前記第1のロウ、カラムアクセスで読み出したデータを増幅してシフトレジスタに転送するステップと、カラムアドレスをインクリメントするステップと、前記インクリメントしたカラムアドレスで第2のカラムアクセスを行うことにより、センスアンプの数の複数倍のデータを読み出すステップとを具備し、前記センスアンプの複数倍の数のデータをパイプライン動作させつつシリアルアクセスを行うことを特徴としている。

【0012】請求項1のような構成によれば、センスアンプを複数のカラムで共用するのでセンスアンプの数を大幅に削減でき、チップサイズを小さくするとともに消費電力も削減できる。また、センスアンプのレイアウトがメモリセルのピッチに制約されないため、メモリセルサイズを縮小化しても容易にレイアウトできる。

【0013】請求項2のような構成によれば、センスアンプはブロックの数と同じくn個設ければ良いので、センスアンプの数を大幅に削減でき、チップサイズを小さくして消費電力も削減できる。また、センスアンプのレイアウトがメモリセルのピッチに制わされないため、メモリセルサイズを縮小化しても容易にレイアウトできる。

【0014】請求項3のような方法によれば、センスアンアの2倍の数のデータを読み出してパイプライン動作させつつアクセスを行うので、データの読み出し開始アドレスがメモリセルアレイ中のどの位置であっても連続してシリアルにデータを読み出すことができる。

#### [0015]

【発明の実施の形態】以下、この発明の実施の形態について図面を参照して説明する。図1は、この発明の第1の実施の形態に係る半導体記憶装置及びそのアクセス方法について説明するためのもので、シリアルアクセス型のマスクROMの機略構成を示すブロック図である。図1において、20はメモリセルアレイで、このメモリセルアレイは20は4つのブロック20-1~20-4に502。これらビット縁BL、BL、…の一端にはそれぞれ、カラムセレクタ21-1~21-4として働くMOSトランジスタ32、32、…の電流通路の一端が接続される。上記各メモリセルMC、MC、…のソースは接地点に接続される。各メモリセルMC、MC、…には、MOSトランジスタがデブレッルアレイは20は4つのブロック20-1~20-4に502。ション型かエンハンスメント型か、及びコンタクトホー

分割されている。上記メモリセルアレイ20の各ブロック20-1~20-4にはそれぞれ、カラムセレクタ21-1~21-4、センスアンプ22-1~22-4、シフトレジスタ23-1~23-4、及び出力切換回路24-1~24-4が対応して設けられている。シリアルアクセスを開始するブロック20-1~20-4を指示するためのカラムアドレス信号AO、A1、タイミング信号 のL 及びアドレスラッチイネーブル信号ALEはそれぞれ、第1のカラムアドレスカウンタ25に供給され、このカウンタ25の出力は第1のカラムデコーダ26の出力信号は、上記出力切換回路24-1~24-4に供給される。

6

【0016】また、上記アドレスラッチイネーブル信号 ALE、リード信号/RD及び上記第1のカラムデコー ダ26の出力信号C3(ブロック20-4が選択されて いることを示す信号)はそれぞれタイミング回路27に 供給され、このタイミング回路27から出力されるデー タ転送制御用のタイミング信号 φι , / φι が上記シフ トレジスタ23-1~23-4と上記カラムアドレスカ ウンタ25に供給される。 カラムアドレス信号A2〜A 7、リード信号/RD及びアドレスラッチイネーブル信 号ALEはそれぞれ、第2のカラムアドレスカウンタ2 8に供給され、このカウンタ28によるカウント値が第 2のカラムデコーダ29に供給される。上記第2のカラ ムデコーダ29によるデコード出力は、カラムセレクタ 21-1~21-4に供給される。 更に、 ロウアドレス 信号A8~A21はロウデコーダ30に供給され、この ロウデコーグ30によるデコード出力が上記メモリセル 30 アレイ20に供給される。そして、上記出力切換回路2 4-1~24-4の出力信号が出力バッファ31に供給 され、リード信号/RDに応答して読み出しデータD our としてシリアルに出力されるようになっている。 【0017】図2は、上記図1に示したシリアルアクセ ス型のマスクROMにおけるメモリセルのアクセスに関 係する回路を抽出して詳細に示す回路図である。 図2に おいて図1と同一構成部には同じ符号を付しており、メ モリセルアレイ20中のメモリセルMC, MC, …は行 列状に配置されている。各ワード線WL, WL, …には メモリセルMC、MC、…のゲートが行毎に接続され、 ロウデコーダ30から出力されるデコード信号で選択的 に駆動される。各ビット線BL,BL,…にはメモリセ ルMC, MC, …のドレインが列毎に接続されており、 これらビット線BL、BL、…の一端にはそれぞれ、カ ラムセレクタ21-1~21-4として働くMOSトラ ンジスタ32、32、…の電流通路の一端が接続され る。上記各メモリセルMC, MC, …のソースは接地点 に接続される。各メモリセルMC, MC, …には、MO Sトランジスタの有無、MOSトランジスタがデプレッ

ルの有無等を記憶情報の"0", "1"に対応させ、製造工程の途中でフォトマスクを用いてデータが書き込まれている。

【0018】上記MOSトランジスタ32、32、…の電流通路の他端はブロック毎に共通接続され、センスアンプ22-1~22-4の入力端に接続される。上記出力切換回路24-1~24-4はそれぞれ、シフトレジスタ23-1~23-4から出力バッファ31へのデータの転送制御を行うためのMOSトランジスタ33、33、…で構成されており、これらMOSトランジスタ33、33、…のゲートには上記第1のカラムデコーダ26からデコード出力が供給される。

【0019】図3は、上記図1に示したマスクROMに おけるタイミング回路27の構成例を示している。この タイミング回路27は、インバータ40~52、抵抗5 3、Pチャネル型MOSトランジスタ54、キャパシタ 55~57、ノアゲート58、及びナンドゲート59, 60を含んで構成されている。アドレスラッチイネーブ ル信号ALEは、インバータ40の入力端に供給され る。このインバータ40の出力端には、インバータ41 の入力端及びMOSトランジスタ54のゲートが接続さ れる。上記インバータ41の出力端には抵抗53の一端 が接続され、この抵抗53の他端にはMOSトランジス タ54のドレイン、キャパシタ55の一方の電極及びイ ンバータ42の入力端がそれぞれ接続される。上記MO Sトランジスタ54のソースは電源V c cに接続され、 上記キャパシタ55の他方の電極は接地点Vssに接続 されている。上記インバータ42の出力端にはインバー タ43の入力端が接続され、このインバータ43の出力 端にはインバータ44の入力端が接続される。上記イン バータ44の出力端には、 インバータ45の入力端が接 続されるとともに、このインバータ44の出力端と接地 点V s s間にキャパシタ56が接続される。上記インバ ータ45の出力端には、ノアゲート58の一方の入力端 及びインバータ46の入力端が接続される。上記インバ ータ46の出力端には、インバータ47の入力端が接続 されるとともに、このインバータ46の出力端と接地点 Vss間にキャパシタ57が接続される。上記インバー タ47の出力端にはインバータ48の入力端が接続さ れ、このインバータ48の出力端には上記ノアゲート5 8の他方の入力端が接続される。上記ノアゲート58の 出力端にはインバータ49の入力端が接続され、このイ ンバータ49の出力端にはナンドゲート59の一方の入 力端が接続される。

【0020】リード信号/RDは、インバータ52の入力端に供給される。このインバータ52の出力端にはナンドゲート60の一方の入力端が接続され、このナンドゲート60の他方の入力端には、第1のカラムデコーダ26の出力信号C3が供給される。上記ナンドゲート60の出力端には、上記ナンドゲート59の他方の入力端50

が接続され、このナンドゲート59の出力端にはインバータ50の出力端が接続される。そして、上記インバータ50の出力端からタイミング信号/ΦL が出力される。また、インバータ50の出力端にはインバータ51の入力端が接続され、このインバータ51の出力端からタイミング信号ΦL が出力される。

8

【0021】なお、上記図5のタイミング回路27は、 回路を簡略化するために、2回目のタイミング信号 φ ι / φι がリード信号/RDに同期して出力される構 10 成を示したが、これらの信号はワンショットパルスでも 良い。

【0022】図4は、上記図1及び図2に示した回路に おけるシフトレジスタ23-1~23-4の構成例を示 している。このシフトレジスタは、MOSトランジスタ 61~64とインバータ65~70を含んで構成されて いる。センスアンプの出力信号は、MOSトランジスタ 61の電流通路の一端に供給される。このMOSトラン ジスタ61の電流通路の他端には、インバータ65の入 力端及びMOSトランジスタ62の電流通路の一端が接 続され、ゲートにはタイミング信号の「が供給される。 上記インバータ65の出力端には、インバータ66,6 7の入力端が接続される。上記インバータ66の出力端 には、MOSトランジスタ62の電流通路の他端が接続 され、このMOSトランジスタ62のゲートにはタイミ ング信号/ ゆょ が供給される。上記インバータ67の出 力端には、MOSトランジスタ63の電流通路の一端が 接続され、このMOSトランジスタ63の電流通路の他 端には、インバータ68の入力端及びMOSトランジス タ64の電流通路の一端が接続され、ゲートにはタイミ ング信号/øL が供給される。上記インバータ68の出 力端には、インバータ69,70の入力端が接続され、 上記インバータ69の出力端にはMOSトランジスタ6 4の電流通路の他端が接続される。このMOSトランジ スタ64のゲートには、タイミング信号の、が供給され る。そして、上記インバータ70の出力信号が出力バッ ファ31に供給される。

【0023】上記MOSトランジスタ61,62及びインバータ65,66,67はシフトレジスタの第1ステージSR1を構成し、上記MOSトランジスタ63,64及びインバータ68,69,70はシフトレジスタの第2ステージSR2を構成している。センスアンプの出力信号はタイミング信号のLに同期して第1ステージSR1に転送され、タイミング信号/のLに同期して、第1ステージSR1にラッチされているデータが第2ステージSR2に転送され、タイミング信号のLに同期してラッチされるようになっている。

【0024】図5は、上記図1及び図2に示した回路におけるセンスアンア22-1~22-4の構成例を示している。このセンスアンアは、Pチャネル型MOSトラ

ンジスタ71、Nチャネル型MOSトランジスタ72、及びインバータ73~75を含んで構成されている。上記MOSトランジスタ71のソースは電源Vccに接続され、ゲートとドレインが共通接続される。上記MOSトランジスタ72のドレインは接続され、ソースはビット線BLに接続される。インバータ73の入力端は上記MOSトランジスタ72のソースに接続され、出力端はこのMOSトランジスタ72のゲートに接続される。上記インバータ74の入力端は、上記MOSトランジスタ71、72の10ドレイン共通接続点に接続され、出力端はインバータ75の入力端に接続される。そして、上記インバータ75の出力端から出力される増幅信号がシフトレジスタ23~1~23~4に供給されるようになっている。

【0025】図6は、上記図1及び図2に示した回路における出力バッファ31の構成例を示している。この出力バッファは、MOSトランジスタ76,77、ナンドゲート78及びノアゲート79を含んで構成されている。MOSトランジスタ76,77の電流通路は、電源VccとVss間に直列接続される。ナンドゲート78の一方の入力端には出力切換回路24-1~24-4の出力信号が供給され、出力端にはMOSトランジスタ76のゲートが接続される。ノアゲート79の一方の入力端には上記出力切換回路24-1~24-4の出力信号が供給され、出力端にはMOSトランジスタ76のゲートが接続される。として、上記MOSトランジスタ76,77の共通接続点から出力信号Dourが出力される。

【0026】図7(a),(b),(c)はそれぞれ、上記図1及び図2に示した回路におけるカラムアドレスカウンタの構成例を示している。(a)図はタイミング信号 φ L をカウントする第1のカラムアドレスカウンタ25のブロック図であり、(b)図はリード信号/RDをカウントする第2のカラムアドレスカウンタ28のブロック図である。また、(c)図は上記(a)図及び(b)図におけるカウンタの1ビットの詳細な構成例を示している。

【0027】(a) 図に示す如く、第1のカラムアドレスカウンタ25は、2段のカウンタ回路80-1,80-2で構成されており、(b) 図に示す如く、第2のカラムアドレスカウンタ28は、インバータ81とカウンタ回路82-1,82-2,…,82-6が縦続接続されて構成されている。

【0028】各カウンタ回路は、(c) 図に示すように、インバータ90~97、Pチャネル型MOSトランジスタ98~109及びNチャネル型MOSトランジスタ110~121を含んで構成されている。インバータ90の入力端には、インクリメント信号(前段のカウンタ回路の出力信号、第1のカラムアドレスカウンタ26

10 における初段のカウンタ回路80-1の場合はタイミン グ信号もL 、第2のカラムアドレスカウンタ28におけ る初段のカウンタ回路82-1の場合はリード信号/R Dをインバータ81で反転した信号) が供給される。 こ のインバータ90の出力端には、インバータ91の入力 端、及びMOSトランジスタ98, 111, 112, 1 01のゲートが接続される。上記インバータ91の出力 端には、MOSトランジスタ110,99,100,1 13のゲートが接続される。上記MOSトランジスタ1 10298,992111,1002112,1132 101はそれぞれ、電流通路が並列接続されてトランス ファゲートを構成しており、これらトランスファゲート はインバータ92の出力端と入力端間に縦続接続され る。電源Vccと接地点Vss間には、MOSトランジ スタ102, 103, 114, 115の電流通路が直列 接続される。また、電源Vccと接地点Vss間には、 MOSトランジスタ104, 105, 116, 117の 電流通路が直列接続される。電源Vccと接地点Vss 間には、MOSトランジスタ106, 107, 118, 119の電流通路が直列接続される。更に、電源Vcc と接地点Vss間には、MOSトランジスタ108,1 09, 120, 121の電流通路が直列接続される。ア ドレスラッチイネーブル信号ALEは、上記MOSトラ ンジスタ102, 104, 119, 121のゲートにそ れぞれ供給されるとともに、インバータ96の入力端に 供給される。このインバータ96の出力端には、MOS トランジスタ115, 117, 106, 108のゲート が接続される。 アドレス信号 Aın (カラムアドレスカウ ンタ25中のカウンタ回路80-1の場合はカラムアド レス信号A0、カウンタ回路80-2の場合はアドレス 信号A1、カラムアドレスカウンタ28中のカウンタ回 路82-1~82-6の場合はカラムアドレス信号A2 ~A7)は、インバータ97の入力端に供給され、この インバータ97の出力端にはMOSトランジスタ10 7, 118, 109, 120のゲートがそれぞれ接続さ れる。上記MOSトランジスタ110,98と上記MO Sトランジスタ99, 111との接続点にはインバータ 94の入力端が接続され、このインバータ94の出力端 にはMOSトランジスタ103, 114のゲートが接続 される。また、上記MOSトランジスタ99, 111と 上記MOSトランジスタ100,112との接続点に は、MOSトランジスタ103,114の接続点及びM OSトランジスタ107、118の接続点がそれぞれ接 続される。更に、上記MOSトランジスタ100,11 2と上記MOSトランジスタ113, 101との接続点 には、インバータ95の入力端が接続され、このインバ ータ95の入力端にはMOSトランジスタ105, 11 6のゲートが接続される。更にまた、上記インバータ9 2の入力端には、MOSトランジスタ105, 116の 50 接続点及びMOSトランジスタ109, 120の接続点 11

がそれぞれ接続される。そして、上記インバータ92の 出力端にはインバータ93の入力端が接続され、このイ ンバータ93の出力端から次段のカウンタ回路のインク リメント信号 (最終段の場合にはカウント値)を出力す る。

【0029】上述したこの発明の実施の形態に係るシリ アルアクセス型のマスクROMでは、図1及び図2に示 すように、メモリセルアレイ20を複数個 (この実施の 形態では4個) のブロック20-1~20-4に分割し て各ブロック毎にセンスアンア22-1~22-4を設 けており、まず最初のロウ、カラムアクセス中に4個の データを読み出してシフトレジスタ23-1~23-4 に取り込み、その後、カラムアドレスカウンタ28をイ ンクリメントし、次の4個のデータを読み出してシフト レジスタ23-1~23-4に取り込む。 そして、シリ アルアクセスサイクルが始まると、読み出した4個のデ ータを出力切換回路24-1~24-4で切り換えて出 カバッファ31に転送し、その間にカラムアドレスカウ ンタ28をインクリメントし、次の4個のデータを読み 出してシフトレジスタ23-1~23-4に取り込む。 このようなパイプライン動作を繰り返すことにより、記 億データをシリアルに読み出すことが可能になる。

【0030】ところで、メモリセルアレイ20を4個のブロック20-1~20-4に分割しているので、読み出し開始アドレス(カラムアドレス信号A0, A1)により、カラムアドレスカウンタ25をインクリメントするタイミングが異なる。時間的に最も余裕があるのが、A1, A0="0"、すなわちブロック20-1中のメモリセルMCから読み出しをスタートする場合である。A1, A0="3"の場合には、ロウ、カラムアクセスの後、カラムアドレスカウンタ28をインクリメントすることにより、8個のデータが読み出される。最初に、ブロック20-4中のデータが読み出される。最初に、ブロック20-4中のデータが読み出されるため、カラムアドレスカウンタ28をインクリメントし、次の4個のデータを4サイクル読む間に読み出す。以後、この繰り返しにより連続してシリアルにデータを読み出すことが可能となる。

【0031】ここで重要なのは、最初のサイクル(ランダムアクセス期間)に8個のデータを読み込む点であり、もし、4個のデータしか読まないとすると、ブロックフドレスA1, A0="0"、すなわちメモリセルブロック20-1から読み出しを開始する場合は問題ないが、A1, A0="3"、すなわちメモリセルブロック20-4から読み出しを開始する場合には、最初のリード信号/RDの"1"レベルから"0"レベルへの反転によりブロック20-4のデータが読まれた時点では、ブロック20-1, 20-2, 20-3のデータは読まれていないため、シリアルアクセスができなくなる。つまり、使用法が制約されることになる。この発明では、最初のサイクルに2回分動作させることにより、センス50

アンプの数を増やすことなくこの問題を解決している。 【0032】なお、センスアンプの数が4個の場合、カラムアクセスが400nsであれば、シリアルサイクル100nsで動作することになり、センスアンプの数が8個の場合にはシリアルサイクル50nsで動作することになる。

【0033】次に、上記のような構成において、図8及び図9のタイミングチャートを参照しつつアクセス動作を詳しく説明する。図8はブロックアドレス"0"からデータの読み出しを開始する場合、図9はブロックアドレス"3"からデータの読み出しを開始する場合をそれぞれ示している。

【0034】まず、ブロックアドレス"0"、すなわち データの読み出し開始アドレスとしてブロック20-1 中のメモリセルMCが選択された場合について説明す る。 アドレスラッチイネーブル信号ALEが "1" レベ ルから "O" レベルとなると、ロウアドレス信号A8~ A21はロウデコーダ30に、カラムアドレス信号A2 ~A7はカラムアドレスバッファ28に、カラムアドレ ス信号A0, A1はカラムアドレスカウンタ25にそれ ぞれ供給される。上記ロウデコーダ30によって、ロウ アドレス信号A8~A21がデコードされて選択された ワード線WLが駆動され、このワード線WLに接続され ている1行のメモリセルMCが選択される。上記カラム アドレスカウンタ28に初期値としてセットされたカラ ムアドレス信号A2~A7は、 カラムデコーダ29に供 給されてデコードされ、このデコード出力によって、カ ラムセレクタ21-1~21-4を構成するトランジス タ3.2が選択的に駆動される。これによって各ブロック 20-1~20-4の対応するビット線BLが選択さ れ、これらのビット線BLと上記選択されたワード線W Lとに接続されたN番地のメモリセルMCから読み出さ れたデータがセンスアンプ22-1~22-4に供給さ れる。これらのデータはセンスアンプ22-1~22-4で増幅された後、タイミング回路27から出力される タイミング信号φι , /φι に応答してシフトレジスタ 23-1~23-4に転送されてラッチされる。

【0035】次に、上記タイミング信号 ゆ に の立ち下がりに応答してカラムアドレスカウンタ28がカウントアップされ、カラムデコーダ29によって次の列のビット線 BLが選択される。そして、これらのビット線 BLと上記選択されたワード線 WLとに接続されたN+1番地のメモリセルMCから読み出されたデータがセンスアンプ22-1~22-4に供給されて増幅される。

【0036】その後、カラムアドレス信号A0、A1が 初期値としてセットされたカラムアドレスカウンタ25 のカウント値がカラムデコーダ26でデコードされ、指 定されたブロックアドレス "0"、"1"、"2"、"3"の順、すなわち出力切換回路24-1~24-4

"3"の順、すなわち出刀切換回路24-1~24 4 (トランジスタ33,33,…)によって選択されたシ フトレジスタ23-1~23-4の出力信号が出力バッファ31に順次供給される。そして、この出力バッファ31からリード信号/RDに応答して読み出しデータDour (N・0, N・1, N・2)がシリアルに出力され

13

【0037】ブロックアドレス"0"、"1"、"2"の選択後にブロックアドレス"3"が選択されると、カラムデコーダ26からタイミング回路27に信号C3が供給され、タイミング信号ゆLが出力される。このタイミング信号ゆLの立ち上がりに応答して上記センスアンア22-1~22-4で増幅されたN+1番地のデータがシフトレジスタ23-1~23-4に供給される。また、タイミング信号のLの立ち下がりに応答してカラムアドレスカウンタ28がカウントアップし、各ブロックの対応する次の列のビット線BLが選択され、これらのビット線BLと上記選択されたワード線WLとに接続されたメモリセルMCから読み出されたデータがセンスアンプ22-1~22-4に供給されて増幅される。

【0038】以下、同様なアクセス動作が順次操り返さ れることにより、メモリセルアレイ20中に記憶された 20 データが出力バッファ31からシリアルに出力される。 次に、ブロックアドレス"3"、すなわちデータの読み 出し開始アドレスとしてブロック20-4中のメモリセ ルMCが選択された場合について説明する。この場合に も、アドレスラッチイネーブル信号ALEが"1"レベ ルから "0" レベルとなると、ロウアドレス信号A8~ A 2 1 はロウデコーグ 3 0 に、カラムアドレス信号 A 2 ~A7はカラムアドレスバッファ28に、カラムアドレ ス信号A0,A1はカラムアドレスカウンタ25にそれ ぞれ供給される。上記ロウデコーダ30によって、ロウ アドレス信号A8~A21がデコードされて選択された ワード線WLが駆動され、このワード線WLに接続され た1行のメモリセルMCが選択される。上記カラムアド レスカウンタ28に初期値としてセットされたカラムア ドレス信号A2~A7は、カラムデコーダ29に供給さ れてデコードされ、このデコード出力によって、カラム セレクタ21-1~21-4を構成するトランジスタ3 2が選択的に駆動される。これによって各ブロックの対 応するビット線BLが選択され、これらのビット線BL と上記選択されたワード線WLとに接続されたメモリセ ルMCから読み出されたデータがセンスアンプ22-1 ~22-4に供給されて増幅された後、タイミング回路 27から出力されるタイミング信号φι , / φι に応答 してシフトレジスタ $23-1\sim23-4$ に供給される。 【0039】次に、上記タイミング信号中にの立ち下が りに応答してカラムアドレスカウンタ28がカウントア ップされ、カラムデコーダ29によって次の列のビット 線BLが選択される。そして、これらのビット線BLと 上記選択されたワード線WLとに接続されたメモリセル MCから読み出されたデータがセンスアンプ22-1~ 50

22-4に供給されて増幅された後、シフトレジスタ2 3-1~23-4に供給される。

【0040】ここで、ブロックアドレス "3" が選択さ れているので、カラムデコーダ26からタイミング回路 27に信号C3が供給され、タイミング信号φL , /φ ι が出力される。このタイミング信号φι に応答して各 ブロックの対応する次のビット線BLが選択され、これ らのビット線BLと上記選択されたワード線WLとに接 続されたメモリセルMCから読み出されたデータがセン スアンプ22-1~22-4に供給されて増幅された 後、シフトレジスタ23-1~23-4に供給される。 【0041】その後、カラムアドレス信号A0, A1が 初期値としてセットされたカラムアドレスカウンタ25 のカウント値がカラムデコーダ26でデコードされ、指 定されたブロックアドレス"3"、"0"、"1"、 "2"の順、すなわち出力切換回路 24-4, 24-1 ~24-3 (トランジスタ33, 33, …) によって選 択されたシフトレジスタ23-4,23-1~23-3 の出力が出力バッファ31に供給される。そして、この 出力バッファ31からリード信号/RDに応答して読み 出しデータDour (N·3、N+1·0、N+1·1、 N+ $1\cdot 2$ 、N+ $1\cdot 3$ )が出力される。

【0042】以下、同様なアクセス動作が順次繰り返されることにより、メモリセルアレイ20中に記憶されたデータがシリアルに出力される。上述したように、この発明によれば、センスアンプは、メモリセルアレイ20のブロック毎に設ければ良く、ビット線毎に設ける必要はないので、センスアンプの数を大幅に低減でき、チップサイズの縮小と消費電力の削減が図れる。また、センスアンプのレイアウトがメモリセルのビッチによって制約を受けることがなく、メモリセルサイズを縮小してもセンスアンプのレイアウトを容易化できる。なお、上記実施の形態ではマスクROMを例にとって説明したが、この考え方はEPROMやRAMでも全く同様に使用できることは勿論である。

#### [0043]

【発明の効果】以上説明したように、この発明によれば、センスアンプの数を低減することにより、チップサイズの縮小と消費電力の削減が図れるシリアルアクセス型の半導体記憶装置及びそのアクセス方法が得られる。 【0044】また、センスアンプのレイアウトがメモリセルのピッチによって制約を受けることがなく、メモリセルサイズを縮小してもセンスアンプのレイアウトを容易化できるシリアルアクセス型の半導体記憶装置及びそのアクセス方法が得られる。

#### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る半導体記憶装置及びそのアクセス方法について説明するためのもので、シリアルアクセス型のマスクROMの概略構成を示すブロック図。

【図2】図1に示したシリアルアクセス型のマスクRO Mにおけるメモリセルのアクセスに関係する回路を抽出 して詳細に示す回路図。

【図3】図1に示したマスクROMにおけるタイミング 回路の構成例を示す図。

【図4】図1及び図2に示した回路におけるシフトレジスタの構成例を示す図。

【図5】図1及び図2に示した回路におけるセンスアン アの構成例を示す図。

【図6】図1及び図2に示した回路における出力バッフ 10 ァの構成例を示す図。

【図7】図1及び図2に示した回路におけるカラムアドレスカウンタの構成例を示す図。

【図8】図1ないし図7に示したシリアルアクセスメモリの動作について説明するためのもので、ブロックアドレス"O"からデータの読み出しを開始する場合のタイミングチャート。

【図9】図1ないし図7に示したシリアルアクセスメモリの動作について説明するためのもので、ブロックアドレス"3"からデータの読み出しを開始する場合のタイ 20

ミングチャート。

【図10】従来の半導体記憶装置について説明するためのもので、シリアルアクセス型のマスクROMにおけるメモリセルのアクセスに関係する回路を抽出して示す回路図。


16


【図11】図10に示したマスクROMの読み出し動作を概略的に示すタイミングチャート。

#### 【符号の説明】

20…メモリセルアレイ、20-1~20-4…ブロック、21-1~21-4…カラムセレクタ、22-1~22-4…センスアンプ、23-1~23-4…シフトレジスタ、24-1~24-4…出力切換回路、25…カラムアドレスカウンタ、26…カラムデコーダ、27…タイミング回路、28…カラムアドレスカウンタ、29…カラムデコーダ、30…ロウデコーダ、31…出力バッファ、A0, A1, A2~A7…カラムアドレス信号、A8~A21…ロウアドレス信号、ゆL,/ゆL…タイミング信号、ALE…アドレスラッチイネーブル信号、/RD…リード信号、Dour …読み出しデータ。


【図1】








【図4】













【図8】




【図9】


プロックアドレス "3" から触る出しも開始する場合



【図10】



【図11】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.